(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-252110

(43)公開日 平成11年(1999)9月17日

(51) Int.Cl. 8		觀別記号	FΙ		
H 0 4 L	12/28		H04L	11/20	E
H 0 4 J	3/00		H 0 4 J	3/00	Z
					U
H 0 4 Q	3/00		H 0 4 Q	3/00	

審査請求 未請求 請求項の数10 OL (全 17 頁)

(21)出願番号 特願平10-53359

(22)出顧日 平成10年(1998) 3月5日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 藤澤 徹

福岡県福岡市早良区百道浜2丁目2番1号

富士通九州通信システム株式会社内

(72)発明者 武智 竜一

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 弁理士 井桁 貞一


最終頁に続く

(54) 【発明の名称】 デセル化装置

(57)【要約】

【課題】本発明はセル通信方式におけるデセル化装置に関し、デセル化を行う際の、時系列のずれを補償し、且つ、データの書込み/読出しサイクルの処理時間の短縮化を行うことのできるデセル化装置を実現することを目的とする。

【解決手段】主信号データ領域と、主信号データが書き込まれた主信号データ領域と同一のアドレスに該チャネルごとの制御情報を格納する制御情報領域からなるデータバッファと、ヘッダ処理部と、セル損失発生時に、損失した分のデータを該チャネルに補填するセル損失発生時に、損害部を有し、データバッファにデータの書込み制御を行う書込み制御部と、データバッファのアンダフロー発生時に、送出したダミーデータ数をチャネルごとに保持するダミーデータ数保持部を有し、書込み制御部より通知されたセル損失情報と送出したダミーデータ数によりデータバッファの読出し制御を行う読出し制御部より構成する。



【特許請求の範囲】

【請求項1】 複数のセルから複数チャネルのディジタ ル同期データへの変換を行うデセル化装置であって、

1

入力したセルのヘッダ情報によりセルを識別し、入力デ ータの主信号をチャネルごとに格納する主信号データ領 域と、主信号データが再き込まれた前記主信号データ領 域と同一のアドレスに該チャネルごとの制御情報を格納 する制御情報領域からなるデータバッファと、

ヘッダ情報のチャネル番号への変換と、シーケンス番号 を識別するヘッダ処理部と、

セル損失発生時に、損失した分のデータを該チャネルに 補填するセル損失補填部を有し、前記データバッファに データの書込み制御を行う書込み制御部と、

前記データバッファのアンダフロー発生時に、送出した ダミーデータ数をチャネルごとに保持するダミーデータ 数保持部を有し、前記書込み制御部より通知されたセル 損失情報と送出したダミーデータ数により前記データバ ッファの読出し制御を行う読出し制御部より構成したこ とを特徴とするデセル化装置。

【請求項2】 複数のセルから複数チャネルのディジタ ル同期データへの変換を行うデセル化装置であって、 複数の領域に分割し、分割した領域を複数のチャネルで 共用し、入力したセルのヘッダ情報によりセルを識別 し、入力した主信号データをチャネルごとに格納する主 信号データ領域を備えるデータバッファと、

分割した前記データバッファの領域を示すアドレスを保 持するアドレスメモリと、

分割した前記データバッファの領域とチャネルとの対応 情報を保持するとともに、アンダフロー発生時に送出し たダミーデータ数を保持する管理テーブルと、

所定のチャネルが使用する領域の次の領域を保持すると ともに、セル損失数を保持するチェーンメモリと、

セル損失発生時に、損失した分のデータを該チャネルに 補填するセル損失補填部を有し、前記データバッファに データの書込み制御を行う書込み制御部と、

前記データバッファのアンダフロー発生時に、送出した ダミーデータ数をチャネルごとに保持するダミーデータ 保持部を有し、前記書込み制御部より通知されたセル損 失情報とダミーデータ数により前記データバッファの読 出し制御を行う読出し制御部より構成したことを特徴と するデセル化装置。

【請求項3】 請求項1および請求項2記載のデセル化 装置において、

前記制御情報領域に、

セル単位の損失数を格納するセル損失数領域と、1セル に格納されるユーザデータ数を最大値とするバイト単位 のバイト損失数を格納するバイト損失数領域と、

アンダフロー発生時に送出したデータ数をセル単位で計 測したセルダミー数を格納するセルダミー数領域と、1 セルに格納されるユーザデータ数を最大値とするバイト 単位のバイトダミー数を格納するバイトダミー数領域を 設けたことを特徴とするデセル化装置。

【請求項4】 請求項1および請求項2記載のデセル化 装置において、

セル損失発生時に、前記セル損失数領域のセル損失数と 前記バイト損失数領域をバイト損失数を更新し、アンダ フロー発生後のセル到着時に、バイトダミー数を更新 し、損失数とダミーデータ数の一致を検出してデータの 読出し指示を行う読出し指示部を設けたことを特徴とす 10 るデセル化装置。

【請求項5】 請求項1および請求項2記載のデセル化 装置において、

前記制御情報領域に、

セル損失数を格納するセル損失数領域と、

アンダフロー発生時に送出したデータ数をセル単位で計 測したセルダミー数を格納するセルダミー数領域と、1 セルに格納されるユーザデータ数を最大値とするバイト 単位のバイトダミー数を格納するバイトダミー数領域を 設けたことを特徴とするデセル化装置。

【請求項6】 請求項1および請求項2記載のデセル化 20 装置において、

前記制御情報領域に、

バッファのオーバフローの発生を示す情報を格納するオ ーバフロー領域を設けたことを特徴とするデセル化装

【請求項7】 複数のセルから複数チャネルのディジタ ルデータに変換するデセル化装置であって、

入力したセルのヘッダ情報によりセルを識別し、チャネ ル番号への変換を行うヘッダ処理部と、

入力データをチャネルごとに格納するデータバッファ 30 と、

前記データバッファへのデータの書込み制御を行う書込 み制御部と、

前記データバッファからのデータの読出し制御を行う読 出し制御部と、

チャネル単位にセルの転送揺らぎの許容値を設定するチ ャネル別揺らぎ許容値処理部を設けたことを特徴とする デセル化装置。

【請求項8】 請求項7記載のデセル化装置において、 セル到着時に、前記チャネル別揺らぎ許容値処理部から チャネルごとの揺らぎ許容値を読み出し、該揺らぎ許容 値を前記書込み制御部および前記読出し制御部に通知す る揺らぎ許容値通知部を設けたことを特徴とするデセル 化装置。

【請求項9】 請求項7記載のデセル化装置において、 所定の時間が経過するごとに、チャネル別の揺らぎ許容 値設定を減算し、該揺らぎ許容値が閾値に達したとき に、前記データバッファからデータの読出しを行う減算 処理部を設けたことを特徴とするデセル化装置。

【請求項10】 請求項9記載のデセル化装置におい

て、

チャネル別の揺らぎ許容値設定からの減算問隔をSTMフレーム時間単位とすることを特徴とするデセル化装 置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、送信する情報を固定長のデータに分割し、分割されたデータに宛先情報を付加したセルで通信を行うセル通信方式において、受信したセルに収容されたデータを、所定のディジタル通信のフォーマットに変換して出力するデセル化装置に関する。

【0002】ディジタル通信において、回線の使用効率を高めるために、パケット通信、ATM (Asynchronus Transfer Mode、非同期転送モード)通信が採用されている。例えば、ATM通信においては、様々な速度をもつデータをセルと呼ばれる固定長のデータに分割し、分割されたそれぞれの固定長のデータにヘッダと称する制御情報を付加して通信を行うものである。ATM通信方式では、音声、ディジタルデータ、動画像データ等、様々なトラヒック特性を持つ各種のデータを一元的に処理できることから、マルチメディア通信のインフラストラクチャとして、ATM通信網が構築されつつある。

【0003】これまでの電話を主体とする既存のSTM (synchronus Transfer Mode 、同期転送モード) 網をATM網に収容することも可能であり、このような場合にはIWF (Interworking Facility) や、CLAD(Cell Assembly and Disassembly)と呼ばれるSTM-ATM 変換装置を使用して、STMデータとATMセルとの相互変換を行い、ATM網によりデータの転送を行う。

【0004】かかるセルデータをディジタル同期データ に変換するデセル化処理を効率的に行うことのできるデ セル化装置が要求されている。

[0005]

【従来の技術】図20は従来例を説明する図(その1)を示す。図中の110Bは受信したATMセルデータを格納するデータバッファであり、610Aはチャネルごとの制御情報を格納する制御情報メモリであり、200は受信したセルのヘッダをチャネル番号に変換するヘッダ処理部である。

【0006】また、300はデータバッファ110B、制御情報メモリ610Aに主信号データと制御情報の背込みを制御する背込み制御部であり、400はデータバッファ110B、制御情報メモリ610Aに主信号データと制御情報の読出しを制御する読出し制御部である。

【0007】図の構成において、回線から受信したATMセルのヘッダを抽出し、ヘッダ情報をチャネル番号に変換する。ヘッダには制御情報としての発信元番号、着信先番号、セルのシーケンス番号、優先度等が書き込まれており、これらの制御情報を書込み制御部300の制

御にしたがって、チャネル番号ごとに制御情報メモリ 6 10 A に書き込み、主信号データは書込み制御部 3 0 0 の制御にしたがってチャネル番号ごとにデータバッファ 1 1 0 B に書き込む。データバッファ 1 1 0 B のデータは読出し制御部 4 0 0 の制御にしたがって読み出し、S T M データとして出力する。

4

【0008】また、ATM網内において、網内でのATMセルの転送ルート、バッファの競合制御等による遅延によりATMセルの揺らぎが生ずる。そこで、ATMセルからSTMデータにデセル化を行う場合、セル分解処理と並行してATMセルの揺らぎの吸収をおこなうことが必要である。

【0009】図21は従来例を説明する図(その2)を示す。図中のデータバッファ110B、ヘッダ処理部200、書込み制御部300は図20で説明したと同じ構成物である。また、読出し制御部400には揺らぎを吸収するためのデータバッファ110B内のセル数の閾値を設定する閾値メモリ440を備えている。図においては、制御情報メモリ610Aは図示省略している。

20 【0010】図の構成において、回線から受信したATMセルのヘッダを抽出し、ヘッダ情報をチャネル番号に変換し、チャネル番号ごとに主信号データをデータバッファ110Bに書き込む。読出し制御部400はデータバッファ110Bのデータの数を閾値メモリ440の閾値と比較し、読み出しを行う。

[0011]

【発明が解決しようとする課題】近年、通信を効率的に行うために、伝送路の高速化が図られており、155M/s、622Mb/s等の伝送路が実用化されており、伝送路 内に多重されるチャネル数は増大しており、1つのチャネルに対する処理時間の短縮が要求されるとともに、高品質のデータ転送が要求されている。

【0012】かかる、課題に対し、上述の従来例(その
1)では、受信したセルをヘッダ部と主信号データに分離し、主信号データとヘッダをそれぞれデータバッファ
110Bと制御情報メモリ610Aの同一アドレスに書き込む。また、指定のチャネルのデータを読み出す場合は、最初に制御情報メモリ610Aの指定のチャネルに対応するアドレスの制御情報を読み出し、その制御情報の内容にしたがって、データバッファ110Bの対応するアドレスの主信号データを読み出すので、読出しに関する処理時間が長くなると言う問題点が生ずる。

【0013】さらに、従来例(その2)では、デセル化 装置として、全チャネルに対して、同一の揺らぎ吸収処 理を行っている。ところが、デセル化装置が受信するセ ルは、セル(呼)ごとに転送経路が異なるので、網内で 生じる揺らぎは一定ではなく、チャネルごとに生じる揺 らぎの幅は異なっている。そこで、複数のチャネルで生 じる最大の揺らぎ幅で揺らぎを吸収しようとすると、遅 延が増大することになり、音声のようなリアルタイム性 を要求される呼に対しては問題である。

【0014】本発明は、セルから、ディジタル同期通信 のデータに復元する際の、時系列のずれを補償し、且 つ、データの書込み/読出しサイクルの処理時間の短縮 化を行うともに、チャネルごとに揺らぎ吸収処理を行う ことのできるデセル化装置を実現しようとする。

[0015]

【課題を解決するための手段】図1は本発明の第1の原 理を説明する図であり、複数のセルから複数チャネルの ディジタル同期データへの変換を行うデセル化装置を示 7

【0016】図中の100は入力したセルのヘッダ情報 によりセルを識別し、入力データの主信号をチャネルご とに格納する主信号データ領域120と、主信号データ が書き込まれた主信号データ領域120と同一のアドレ スに該チャネルごとの制御情報を格納する制御情報領域 110からなるデータバッファであり、200はヘッダ 情報のチャネル番号への変換と、シーケンス番号を識別 するヘッダ処理部である。

【0017】また、300はセル損失発生時に、損失し た分のデータを該チャネルに補填するセル損失補填部3 10を有し、データバッファ100にデータの書込み制 御を行う書込み制御部であり、400はデータバッファ 100のアンダフロー発生時に、送出したダミーデータ 数をチャネルごとに保持するダミーデータ数保持部41 0を有し、書込み制御部300より通知されたセル損失 情報と送出したダミーデータ数によりデータバッファ1 00の読出し制御を行う読出し制御部である。

【0018】かかる構成において、受信したセルのヘッ ダをヘッダ処理部200にて、チャネル番号に変換する とともに、ヘッダのシーケンス番号からセルの連続性を チェックし、その結果を書込み制御部300へ送出す る。書込み制御部300では、制御情報とセルの連続性 の判定結果から時系列を補償するように演算を行い、そ の結果をデータバッファ100に書き込むとともに主信 号データを再き込む。

【0019】読出し制御部400では、チャネル番号に 対応するデータバッファ100の制御データ、送出した ダミーデータ数を読み出し、時系列を補償するように演 算を行い、その結果をデータバッファ100の制御情報 領域110に犇き込む。データバッファ100内にデー タがない場合は読み出した情報を、例えば、全ピット1 のダミーデータに置き換えて出力する。

【0020】かかる作用により、データの傳込み/読出 しの処理時間を短縮することが可能となる。 (請求項

図2は本発明の第2の原理を説明する図である。図は複 数のセルから複数チャネルのディジタルデータに変換す るデセル化装置を示す。

【0021】図中の100は入力データをチャネルごと

に格納するデータバッファあり、200は入力したセル のヘッダ情報によりセルを識別し、チャネル番号への変 換を行うヘッダ処理部であり、300はデータバッファ 100へのデータの書込み制御を行う書込み制御部であ

6

【0022】また、400はデータバッファ100から のデータの読出し制御を行う読出し制御部であり、42 0はチャネル単位にセルの転送揺らぎの許容値を設定す るチャネル別揺らぎ許容値処理部である。

【0023】かかる構成において、受信したセルのヘッ ダをヘッダ処理部200にて、チャネル番号を抽出し、 **書込み制御部300の制御によりセルデータをデータバ** ッファ100に書き込む。読出し制御部400では、呼 設定時にチャネル別揺らぎ許容値処理部420に設定さ れている揺らぎ許容値を読出し設定する。読出し要求が あった場合は、制御メモリに設定された許容値の時間だ け読出しを待ったのち読出し行う。

【0024】かかる作用により、チャネルごとにゆらぎ 許容値を設定し、読出し時に揺らぎを吸収することが可 能となり低遅延での通信が可能となる。 (請求項2) 20

[0025]

【発明の実施の形態】図3は本発明の実施の形態(1-1)を説明する図である。図は複数のセルから複数チャ ネルのディジタル同期データに変換するデセル化装置を 示す。以下実施の形態においては、セルはATMセルと し、ディジタル同期通信方式はSTMとする。

【0026】図中の100は主信号データ領域120と 制御情報領域110を備えたデータバッファであり、2 20はセルのヘッダ部のVPI、VCIとチャネル番号 との対応を格納したヘッダテーブルであり、210はヘ ッダテーブル220を参照してヘッダからチャネル番号 を抽出するヘッダ変換部であり、230はヘッダから抽 出したSN (Sequence Number) からセルの連続性を判定 するセル連続性判定部であり、240は連続性の判定時 に参照するチャネルごとのSNの期待値を書き込んでお くSNテーブルであり、300は背込み制御部であり、 400は読出し制御部である。

【0027】図の構成において、背込み制御部300は チャネル番号によりWP/RP (Write Pointer/Read Po inter)テーブル320からライトポインタWPを読み出 し、そのチャネル番号を上位アドレス、WPを下位アド レスとして、データバッファ100からバッファの状 態、データ損失情報およびアンダフロー発生時に送出し たSTMダミーデータ数の情報を読み出す。そして、セ ル損失補填部310はデータバッファ100内の情報と セルの連続性の判定結果を元に時系列を補償するように 演算してその結果をデータバッファ100に格納する。

【0028】また、読出し制御部400では、タイムス ロット番号を元に、TS/CI(TimeSlot/Channel)テー 50 ブル430を参照して、そのチャネル番号によりWP/

RPテーブル320からリードポインタRPを読み出し、そのチャネル番号を上位アドレス、リードポインタRPを下位アドレスとして、データバッファ100から、格納されているデータ、バッファの状態、データ損失情報およびダミーデータ数保持部410に保持していたアンダフロー発生時に送出したSTMダミーデータ数の情報を読み出し、時系列を補償するように演算してその結果をデータバッファ100に格納する。データバッファ100内にデータがない場合は読み出したデータを、例えば、全ビット1のダミーデータに置き換えて出 10力する。

【0029】かかる処理により、データの書込み/読出しの処理時間を短縮することが可能となる。図4は本発明の実施の形態 (1-1) のデータバッファの構成を説明する図を示す。

【0030】図に示すデータバッファ100に書き込まれる制御情報を説明する。

OVR; データバッファ100のオーバフローを示し、「1」でオーバフローあり、「0」でオーバフロー無し

を示す。主信号データ書き込み時に、書込み制御部300では、データバッファ100から読み出した制御情報の内、EN=「1」であれば、OVR-「1」に更新してデータバッファ100に書き込む。EN-「0」であればOVRは更新しない。

【0031】主信号データ読出し時に、読出し制御部400では、データバッファ100から読み出した制御情報のうちの0VR=「1」であれば0VR=「0」に更新してデータバッファ100に書き込む。0VR=

「0」であればOVRは更新しない。

【0032】 EN: 当該アドレスのデータバッファ100に対するデータの有無を示し、「1」でデータあり、「0」でデータ無しを示す。主信号データ曹込み時に書込み制御部300では、データバッファ100から読み出した制御情報により、EN=「0」で、式(1)を満足した場合のみEN=「1」に更新してデータバッファ100に書き込み、それ以外の場合はENを更新しない。

[0033]

(到着セル損失数×C-LOS) ×47+B-LOS≧

 $C - DMY \times 47 + B - DMY \cdot \cdot \cdot \cdot \cdot (1)$

主信号データ読出し時に、読出し制御部 400はデータ バッファ 100 から読み出した制御情報のうち、OVR = [0]で、且つ、CーLOS=CーDMYでBーLOS=BーDMYのときのみEN=[0]に更新してデータバッファ 100に書き込む。それ以外の場合はENを 更新しない。

【0034】C-LOS:セル単位の損失データ数を示す。主信号データ書込み時に、書込み制御部300は、データバッファ100から読み出した制御情報のC-LOSに、セル連続性判定部230から通知されたセル損失数を加えた値をC-LOSとして更新し、データバッファ100に書き込む。

【0035】主信号データ読出し時に、読出し制御部400は、続性の判定結果を元に時系列を補償するように演算してその結果をデータパッファ100に格納する。また、読出し制御部400では、CーLOS=CーDMYで且つBーLOS=BーDMYのときのみ初期値「0」をデータパッファ100に書き込む。それ以外の場合は、CーLOSは更新しない。

【0036】B-LOS;パイト単位の損失データ数を 示す。0≤B-LOS≤46 (AAL Type1の場 合)

主信号データ書込み時に、書込み制御部300は、データバッファ100から読み出した制御情報により(1)式を満足しない場合のみ「+1」して更新し、データバッファ100に書き込む。それ以外の場合はB-LOSを更新しない。

【0037】また、主信号データ読出し時に、読出し制御部400では、C-LOS=C-DMYで且つB-L

OS = B - DMYのときのみ初期値「O」をデータバッファ100に書き込む。それ以外の場合は、B - LOSは更新しない。

【0038】C-DMY;セル単位のアンダフロー発生時に送出したSTMダミーデータ数を示す。 書込み制御部300ではC-DMYは更新しない。

【0039】主信号データ読出し時に、読出し制御部4 00では、C-LOS=C-DMYで且つB-LOS= 00 B-DMYのときのみ初期値「0」を、それ以外で且つ B-DMY=46のときは「+1」に更新した値をそれ ぞれデータバッファ100に書き込む。

【0040】B-DMY:バイト単位のアンダフロー発 生時に送出したSTMダミーデータ数を示す。0≦B-LOS≦46 (AAL Type1の場合)

書込み制御部300ではB-DMYは更新しない。

【0041】主信号データ読出し時に、読出し制御部4 00では、C-LOS=C-DMYで且つB-LOS= B-DMYのときのみ初期値「0」を、それ以外で且つ 40 B-DMY=46のときは「+1」に更新した値をそれ ぞれデータバッファ100に書き込む。

【0042】図5~7は本発明の実施の形態(1-1)のデータバッファの制御情報(その1~3)を示し、セル損失発生時の動作を示す。図は1つのチャネルに対する制御情報領域のデータの書込み/読出し動作を説明するものであり、他のチャネルについても動作は同じである

【0043】図中、OVERをOV、C-LOSをC L、B-LOSをBL、C-DMYをCD、B-DMY 50 をBD、主信号データをDTと示す。また、太線の枠で

囲んだ制御情報は1つまえの制御情報と異なった状態で あることを示す。

【0044】(1);ライトポインタWP、リードポインタRPは同一アドレスを示しており、各パラメータは「0」であり、初期状態を示している。

(2) : データの読出し要求があったが、EN=「0」であり、データバッファ100内にはデータがないので、アンダフローとして、BDを「+1」して更新する。このとき、リードポインタRPはそのままであり、データは例えば、全ビット=1のダミーデータを送出する。

【0045】(3);(2)の状態を、すなわちアンダフローの状態を46回繰り返した状態を示す。

(4) ; アンダフローが48回発生した状態を示す。47回目のアンダフローが発生した状態では、CD = [0]、BD = [46]を示しており、更新時に、CD = [1]、BD = [0]として확込みを行う。

【0046】(5); (4)の状態の後にセルが到着し、セル連続性判定部230により、2セルの損失が生じたことを通知された場合に、各パラメータの更新後の 20状態を示す。該アドレスのデータバッファ100読出し時の各パラメータの値は、CD=「1」、BD=「1」であり、損失情報は「2」セルである。したがって、損失情報>ダミーデータ数となるので、到着セルをデータバッファ100に格納する。ここでライトポインタWPが示すアドレスの各制御情報はCL=「2」、EN=「1」、CD=「1」、BD=「1」とし、主信号データの1バイトとともに格納する。また、ライトポインタWPは「+1」して更新する。

【0047】(6); (5) で格納した主信号データの 次のバイトを順次書き込む動作を示す。

(7)、(8);(6)の状態の後にデータバッファ100の読出し要求指示があった場合を示す。図示省略の読出し制御部により、CL、CD、BL、BDの値を比較し、CL=CD、BL=BDとなるまで、ダミーデータを出力する動作を示す。ここでは、図のDM-93までのダミーデータを出力する。

【0048】(9)はデータバッファ100より読み出した制御情報により、CL=CD、BL-BDであることから、損失数=ダミーデータ数となり、時系列補償が完了し、さらに、EN=「1」から、データバッファ100内に主信号データが格納されているので、該アドレスの主信号データを読み出し、全ての制御情報を全ビット「0」の初期状態として更新する。

【0049】図8~11は本発明の実施の形態(1-1)のデータバッファの制御情報(その4~7)を示し、オーバフロー/アンダフロー発生時の動作を示す。(1)、(2);図5の動作と同じである。

【0050】(3);アンダフローが2回発生し、制御情報のBD=「2」が許き込まれた状態を示す。この場

合、主信号データの1バイトを廃棄し、廃棄したバイト数を示すBLを「+1」して更新し、データバッファ100に件き込む。そして、CL=CDで且つBL=BDとなる(4)までこの動作を繰り返す。

【0051】(5):CL=CDで且つBL=BDであるので時系列補償が完了したものとして、この時点からデータの書き込みを開始する。データバッファ100から読み出した制御情報は、BL=「2」、BD-「2」で、その他は「0」であるので、損失数=ダミーデータ数となり、EN=「1」として主信号データをデータバッファ100に書き込むと同時に、ライトポインタWPを「+1」して更新する。

【0052】 (6) は損失数=ダミーデータ数であるので、EN=「1」として主信号データをデータバッファ <math>100に書き込みとともに、ライトポインタWPを「+1」して更新する。

【0053】(7)~(9)は通常の読み出し動作を示

し、データバッファ 1 0 0 の読出し要求時にデータバッファ 1 0 0 から読み出した各制御情報が E Nを除いて「0」であることから、損失数=ダミーデータ数で、 E N=「1」であるので、データバッファ 1 0 0 にデータありとなり、データバッファ 1 0 0 から読み出したデータを出力する。読み出したデータバッファ 1 0 0 の該当アドレスは、データなしを示す E N=「0」として、データバッファ 1 0 0 を更新するとともに、ライトポイン

【0054】 (10) はオーバフロー発生時の動作を示す。データ書込み要求時に、データバッファ100から読み出した制御情報のENが「1」であることから、データバッファ100のオーバフロー発生と判定して、OV=「1」に更新してデータバッファ100に書き込む。このときの当該主信号データは廃棄する。

タWPを「+1」して更新する。

【0055】 (11) はオーバフロー状態での読出し助作を示す。データの読出し要求時にデータバッファ100から読み出した制御情報の中のOVが「1」であることから、データバッファ100のオーバフロー状態であると判定して、OV=「0」に更新してデータバッファ100から読み出した主信号データは有効STMデータとして出りする。

【0056】図12は本発明の実施の形態(1-2)を 説明する図である。図は複数のセルから複数チャネルの ディジタル同期データに変換するデセル化装置を示す。 図3においては、データバッファ100を分割し、分割 した領域をそれぞれチャネル対応に割り当てる個別バッ ファ方式としているが、伝送路の高速化に伴い、チャネ ル数が増加すると、大容量のデータバッファ100が必 要となる。そこで、実施の形態(1-2)では、データ バッファ100の容量を小さくするために共通バッファ 50 方式を使用し、書込み/読出し処理時間を短縮するため にアドレスメモリを先入れ先出し処理を行うアドレス先 入れ先出しメモリ (FIFO) 600で構成した例であ る。

【0058】さらに、実施の形態 (1-2) では、書込みアドレスFIFO600、管理テーブル610、チェーンメモリ620を備えており、書込み制御部300は書込みアドレスFIFO600から主信号データを格納するアドレスが与えられる。

【0059】また、チャネル番号をもとに、制御情報を格納した管理テーブル610よりデータを書き込みための制御情報を読み出す。この時すでに、データバッファ100内にデータが格納されている場合は、チェーンメモリ620にアドレスF1FO600から指定された格納領域を書込む。同時に、アドレスF1FO600より指定されたアドレスにデータを格納する。

【0060】また、読出し制御部400では、タイムスロット番号を元に、TS/CHテーブル430を参照して、対応するチャネル番号を読み出し、そのチャネル番号により、管理テーブル610の該チャネルのSTMデータを読み出すための管理情報を読み出す。読み出した管理情報をもとに、あるいは管理テーブル610内のバッファ状態情報によりデータがなくチェーンが組まれている場合には、チェーンメモリ620により、次のデータの格納アドレスおよびセル損失情報を読み出し、最適なデータ読み出し位置を演算し、データバッファ100より該当データを読み出す。同時に、演算結果を管理テーブル610に書き込む。

【0061】また、管理テーブル610内のバッファ状態情報によりデータがなくチェーンが組まれていない場合には、例えば、全ビット1のダミーデータを送出し、送出したダミーデータ数を管理テーブル610に保持する。

【0062】図13は本発明の実施の形態(1-2)の管理テーブルとチェーンメモリの構成を説明する図を示す。管理テーブル610には、データを書き込んだチェーンのスタートアドレスSTART、チェーンの最終アドレスEND、リードポインタRP、セル単位損失データ数C-LOS、セル単位ダミーデータ数C DMY、バイト単位ダミーデータ数B-DMYが書き込まれている。

【0063】チェーンメモリ620には、データを得き 込んだチャネルごとに、アドレスが指定され、次のデー 夕が書き込まれている次アドレスNEXT、セル単位ダ ミーデータ数C-LOSが書き込まれている。 【0064】図14~17は本発明の実施の形態(12)の管理テーブル/チェーンメモリの制御情報(その1~4)を示す。図においては、セル内のユーザデータ長は47パイトとしている。さらに、図中で、スタートアドレスSTARTをST、最終アドレスENDをED、次アドレスNEXTをNTを示し、RP、CL、CD、BDは図5~図11と同じである。

【0065】(1);各管理データは「0」であり、初期状態を示している。

(0) (2); STMデータの読出し要求があったが、EN= 「1」でデータバッファ100内には、データがないのでアンダフローとして、BDを「+1」する。このときリードポインタRP=「0」である。また、データはダミーデータを出力する。

【0066】(3);(2)の状態を46回繰り返した状態を示す。

(4) ; STMデータの読出し要求が48回あり、アンダフローの状態であるので、ダミーデータを48バイト送出した状態を示す。この場合、47バイト目のダミー20 データ送出時に読み出したCD=「0」、BD=「46」を示しており、更新時に、CD=「1」、BD=「0」として書込みを行なう。

【0067】(5);(4)の状態の後に該チャネルのセルが到着し、データ書込み指示があった場合で、セル連続性判定部230より「2」セルの損失が通知されたときの、管理データの更新後の状態を示す。

【0068】まず、管理データの各制御情報の読出し時の各制御情報の値は、CD=「1」、BD=「1」でその他は「0」である。したがって、損失情報>ダミー数であるので、到着セルを格納する。また、到着セルを格納するパッファ領域「6」は書込みアドレスメモリより指定されST=ED=6とし、さらに、バッファ内にデータがあることを示すEN=「1」として、管理テーブルに書き込む。

【0069】(6)、(7);STMデータの読出し要求があり、損失数=ダミーデータ数となるまで、ダミーカウント値CD、BDを更新する。

(8) : STMデータの読出し要求があり、時系列補償が完了したのでデータバッファからSTMデータの読出しを開始した状態を示す。EN=「1」よりデータバッファ内にデータありと判定して、上位アドレスをST、下位アドレスをRPとしてデータバッファに格納されたデータを読み出す。また、管理テーブルの各制御情報はCL、CD、BDをそれぞれ初期値の「0」に更新し、リードポインタRPは「+1」して更新する。

【0070】 (9): (8) に続いて、STMデータの 読出し要求があり、46パイトのデータを送出した状態 を示す。

(10); データバッファ内のデータが全て読み出した 50 後の状態を示す。管理テーブル読出し時の制御情報は (9) の状態であり、ST=EDかつリードポインタRP=46であるので、データバッファに格納されているデータは1バイトとなる。上位アドレスをST、下位アドレスをリードポインタRPとして、データバッファに格納されている最終データを読み出す。管理テーブルの制御情報は、リードポインタRP、ENは初期値の

「0」として更新する。同時にデータが格納されていた 領域「6」を書込みアドレスメモリに返却する。

【0071】(11)は(8)に示すようにデータバッファ内に既にデータが格納されている状態で、セル損失ありとしてセルが到着し、アドレスチェーンを形成している状態を示す。セル到着によりデータ書込み指示があり、書込みアドレスFIFOより、データバッファ格納領域「8」を読み出し、さらに管理テーブルより該チャネルの制御情報を読み出す。このときの、各制御情報の値は「8」の状態とする。EN=「1」、ED=「6」よりチェーンメモリのアドレス(図中ADDと示す)「6」に次に読み出すデータバッファの格納領域「8」を損失情報「5」とともに告き込む。さらに、チェーン

【0072】(12); (11)の状態の後、STMデータの読出し要求が45回発生し、データバッファ格納領域に1バイトしかない状態を示している。

の終わりを示すED=「8」に更新して管理テーブルに

書き込む。

(13); (12)の状態で、STM読出し要求があり、データバッファ格納領域「6」のデータを全て読み出し終わったので、次の格納領域「8」をチェーンメモリから読み出し、更新した状態を示している。STMデータの読出し要求があり、管理テーブルより該チャネルの制御情報を読み出す。このとき各制御情報は(12)の状態とする。リードポインタRP=「46」であるので、データバッファ格納領域「6」のデータは全てで、データバッファ格納領域「6」のデータは全て表ので、データバッファ格納領域「6」を表したことになり、データバッファ格納領域「6」を表したことになり、データバッファ格納領域「6」を表したことになり、データバッファ格納領域「6」を表したことになり、データバッファ格納領域「6」を表してより、アークに返却する。また、STはEDと等しくないので、次に読み出すデータが存在することを示している。そこでST「8」をアドレスとして、チェーンメモリよりNT、CLを読み出し、ST=NT=「8」、リードポインタRP=「0」、CL=「5」として管理テーブルに告き込む。

【0073】このように、管理テーブル、チェーンメモリを使用して、データバッファを共通バッファとして使用することにより、データバッファの容量を削減することが可能となる。

【0074】また、セル連続性の判定にはSNを使用しているが、セル到着時間監視によりセル連続性の判定を行なうことも可能である。図18は本発明の実施の形態(2)を説明する図を示す。図中の100は主信号データを再き込むデータバッファであり、200はヘッダ処理部、250はチャネル別の揺らぎ許容値でが格納されているヘッダテーブル、300は書込み制御部、321

はWP/RPテーブル、431はTS/CHテーブル、420はチャネル別揺らぎ許容値処理部である。

【0075】図19は本発明の実施の形態(2)のデータバッファの構成を説明する図を示す。データバッファ100にはチャネルごとに、ライトポインタWP、リードポインタRP、主信号データが書き込まれている。図の101はデータバッファ100の、チャネル1を拡大表示したものであり、チャネル1について、1~mまでの領域が設けられている。

【0076】図18、19の構成において、ATMセル が入力するとヘッダ処理部200はATMセルのヘッダ の情報からチャネル番号に変換する。チャネル別揺らぎ 許容値処理部420は、ヘッダテーブル250から該チ ャネルに対応する揺らぎ許容値τを読み出す。そして、 チャネル番号と読み出した揺らぎ許容値τを図示省略の 揺らぎ許容値通知部により、書込み制御部300に出力 し、主信号データはデータバッファ120に出力する。 【0077】このとき、書込み制御部300では、チャ ネル番号によりWP/RPテーブル321よりライトポ 20 インタWPを読み出し、そのチャネル番号を上位アドレ ス、ライトポインタWPを下位アドレスとしてデータバ ッファ100に主信号データを書込む。また、呼設定 後、該チャネルのATMセルが到着した場合、WP/R Pテーブル321のライトポインタWPを更新すると同 時に、ヘッダ処理部200より通知された揺らぎ許容値 τを書き込む。

【0078】読出し制御部400では、STMタイムスロット番号をもとに、TS/CHテーブル431により、対応するチャネル番号および揺らぎ許容値τを読み30 出し、図示省略の減算処理部により指定の周期で減算処理を行う。ここでは、減算処理を行う減算フラグDECを読み出し、チャネル番号によりWP/RPテーブル321よりライトポインタWPと揺らぎ許容値τを読み出す。

【0079】ここで、読出しを開始するτs値を「0」、減算間隔をSTMフレーム単位とした場合、STMによるデータ転送では、例えば、ISDNサービスのように64kb/s×2チャネルの128kb/sを1チャネルとして使用する場合がある。このような場合には、STMフレームごとにτの減算を行うと、1チャネルについて2回の減算を行うので、次のように減算を行う。

【0080】τs=「0」、すなわち、セル転送揺らぎ 吸収処理が完了している状態であれば、チャネル番号を 上位アドレス、リードポインタRPを下位アドレスとし てデータバッファ100から格納されている主信号デー タを読み出し、STMデータとして出力する。同時にリードポインタRPを更新してWP/RPテーブル321 へ書き込む。

【0081】τs≠0で、且つDEC=1、すなわち、 50 セル転送揺らぎ吸収処理中であれば、τsを「-1」減

算して、WP/RPテーブル321のτの欄に書き込 む。このとき、リードポインタRPの更新は行わず、デ ータバッファ100内の主信号データの読出しも行わ ず、出力STMデータとしては全ビット「1」のダミー データを送出する。

【0082】 $\tau s \neq 0$ で、且つDEC=0、すなわち、 セル転送揺らぎ吸収処理中であれば、τおよびリードポ インタRPのWP/RPテーブル321への書込みは行 わない。したがって、出力STMデータとしては全ビッ ト「1」のダミーデータを送出する。

【0083】実施の形態(2)では、チャネルごとに、 主信号データを書き込む領域を割り当てた個別バッファ 方式としているが、共通バッファ構成とすることも可能 である。

[0084]

【発明の効果】本発明によれば、セル転送において、セ ル廃棄、セル揺らぎが発生した場合の時系列を補償し、 データの書込み/読出し処理のサイクルを短縮可能とな るので高多重処理ができるデセル化装置を実現できる。

【0085】さらに、セルの転送経路によるセル揺らぎ 20 を転送経路別に想定される揺らぎの最小値で設定するこ とが可能となり低遅延でセルーディジタル同期データの 変換が可能となる。

【図面の簡単な説明】

図1] 本発明の第1の原理を説明する図

本発明の第2の原理を説明する図 【図2】

[図3] 本発明の実施の形態(1-1)を説明する図

【図4】 本発明の実施の形態(1-1)におけるデー タバッファの構成を説明する図

【図5】 本発明の実施の形態 (1-1) のデータバッ ファの制御情報 (その1)

[図6] 本発明の実施の形態(1-1)のデータバッ ファの制御情報(その2)

【図7】 本発明の実施の形態(1-1)データバッフ アの制御情報(その3)

【図8】 本発明の実施の形態 (1-1) のデータバッ ファの制御情報(その4)

【図9】 本発明の実施の形態(1-1)のデータバッ ファの制御情報(その5)

【図10】 本発明の実施の形態(1-1)のデータバ 40 620 チェーンメモリ ッファの制御情報(その6)

【図11】 本発明の実施の形態 (1-1) のデータバ ッファの制御情報 (その7)

本発明の実施の形態(1-2)を説明する 【図12】 図

【図13】 本発明の実施の形態(1-2)の管理テー ブルとチェーンメモリの構成を説明する図

【図14】 本発明の実施の形態(1-2)の管理テー ブル/チェーンメモリの制御情報(その1)

【図15】 本発明の実施の形態(1-2)の管理テー 10 ブル/チェーンメモリの制御情報(その2)

【図16】 本発明の実施の形態(1-2)の管理テー ブル/チェーンメモリの制御情報(その3)

【図17】 本発明の実施の形態(1-2)の管理テー ブル/チェーンメモリの制御情報(その4)

【図18】 本発明の実施の形態(2)を説明する図

【図19】 本発明の実施の形態(2)のデータバッフ アの構成を説明する図

【図20】 従来例を説明する図 (その1)

従来例を説明する図 (その2) 【図21】

【符号の説明】

100、110日 データバッファ

110 制御情報領域

120 主信号データ領域

200 ヘッダ処理部

210 ヘッダ変換部

220、250 ヘッダテーブル

230 セル連続性判定部

240 SN期待値

300 書込み制御部

310 セル損失補填部

320:321 WP/RPテーブル

400 読出し制御部

410 ダミーデータ数保持部

420 チャネル別揺らぎ許容値処理部

430:431 TS/CHテーブル

440 閾値メモリ


600 アドレスFIFO

610 管理テーブル

610 A 制御情報メモリ


【図1】

木発別の第1の原理を説明する図



【図2】


本発明の第2の原理を説明する図



【図17】

本務別の実施の形態(1—2)の管理テーブル/チェーンメモリの**部**傾情報 (その4)


(18) STMデータ出力



【図3】

(11)

本発明の実施の形態(1-1)を説明する図



[図4]

本発明の実施の形態(1-1)におけるデータバッファの構成を説明する図

ADD	OVR	C-1.08	B-1.06	C-DMY	D-DAY	主信号データ
CR-1						
CH-2						
CH-n						

OVR ;バッファオバーフロー

EN:格特データ有無説別

C-LOS; セル単位根失データ数
B-LOS: バイト単位相失データ数
C-DMY; セル単位ダミーデータ数
B-DMY: パイト単位ダミーデータ数

【図5】

本発明の実施の形態(1-1)のデータバッファの制御情報(その1)

(1) スタート							(0 (
	OV	EN	CL	BL	CD	BD	DT	
->	0	U	- 0	0	0	0	-	⇔
	0	0	0	0	0	0	-	
				-			5	
	D	0	u	U	0	U	-	

(2) アンダフロー発生

	ov	EN	CL	BL	CD	BD	DT	STM出力
⇔	0	0	0	D	0	1		⇔ 00 →
i	0	D	ű	U	-0	U	_	EN=OCIO 17410 F3-
	-			}	1		\$	
	0	0	Ü	0	0	O	-	RD; UP RP: fostat

(3) アンダフロー発生

	- Ju.							
	ov	EN	CL	BL	CD	BD	DT	STM出力
ьş	0	0	0	V	U	4 8	-	45 ··· 01 →
	0	0	0	0	υ	0	_	
		}					5	
	0	0	0	C	0	0	_	

⇒;ライトポインタ

中; リードポインタ

。; ポインタの移動を示す

【図6】

本発明の実施の形態(1-1)のデータバッファの制御情報(その2)

(4) アンダフロー発生

	ov	EN	CL	BL	CD	BD	DT	
⇒	0	0	0	0	1	1	-	⇔ 47 46 →
	0	0	0	0	0	0	-	DN463C(1405)@
				}			5	CD: UP
	0	0	0	0	0	0	_	

(5)セルロス検出

mPDf11~00f1	
1000~{0990 21/61	οv
LS02 94	0
CL: 2IP	0
1394書込み 昭: 更新	0

	οv	EN	CL	BL	CD	១០	DТ	
7	0	1	2	0	1	1	ID94	c
÷	0	0	Û	.0	0	U	_	
	0	0	0	0.	0	0	-	
	0	0	0	(I	O	0	-	
	0	0	D	0	O	0	-	



		101	1514	CT	עט	ועטן	עט	יען	
.TPI		0	1	2	0	ì	i	1094	~
95	*	0	1	0	0	0	0	1995	
96	*	0	1	0	0	0	0	1996	
	⇒	0	0	D .	c	a	0		
		0	0	0	0	0	0		

【図8】

本発明の実施の形態(1-1)のデータバッファの割割情報(その4)

(1) スタート

i	ov	EN	CL	BL	CD	BD	DT	
⇔	0	0	0	0	0	0	-	\$
	0	0	D	0	0	0	_	
							5	
	0	0	0	0	0	0		

(2) アンダフロー発生

	οv	EN	CL	BL	ÇD	BD	DŢ	STM出力
ď	Ü	0.	0	0	0	2	-	
	0	0	0	0	0	0	_	EN-OCTO
							5	DMOU.OLOYS-出力 BD; UP RP; 砂球
	0	0	0	0	0	0	-	Mr; tval

(3)ATMデータ到着

	٥V	ĒΝ	ĊĽ	BL	CD	BD	DΤ	
[00] ⇒	0	0	0	1	0.	2	[D00	¢
BN+0, L <d \$6<br="">BL; UP IDOO & ≠-\$</d>	0	0	0	0	0	0	_	
IDOU o f-4							5	
廃棄 幣; 砂柱	0	0	0	0	0	0	-	

【図7】

本発明の実施の形態(1-1)のデータバッファの制御情報(その3)

(7)セルロス分のダミーデータ出力

	• •	/	•					
ov	EN	CL	BL	CD	BD	DΤ		
υ	1	2	Ü	ı	2	1094	< 48 →	-
0	1	0	0	0	0	1095	CL, BL=CD, BD	
0	1	0	0	0	0	ID96	I #14 7 7	
Ü	Ü	D	U	0	Ü	-	RP; fost	
0	Ü	0	0	0	0	1		
	0V 0 0 0	OV EN 0 1 0 1 0 1 0 0	OV EN CL 0 1 2 0 1 0 0 1 0 0 0 0	OV EN CL BL 0 1 2 0 0 1 0 0 0 1 0 0 0 0 0 0	OV EN CL BL CD 0 1 2 0 1 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0	OV EN CL BL CD BD U 1 2 U i 2 0 1 0 0 0 0 0 i 0 0 0 0 0 0 0 0 0 0	OV EN CL BL CD BD DT 0 1 2 0 1 2 1994 0 1 0 0 0 0 1095 0 1 0 0 0 0 1096 0 0 0 0 0 0 -	OV EN CL BL CD BD DT 0 1 2 0 1 2 1094 ← 48 → 0 1 0 0 0 0 1095 OL, EL-CD, ED CMSE(Y2-Y-Y-Y-Y-Y-Y-Y-Y-Y-Y-Y-Y-Y-Y-Y-Y-Y-Y-

(8) セルロス分のダミーデータ円力

	ov	EN	CL	BL	ÇD	BD	DΤ	
-	0	1	2	0	2	0	1094	⇔ 93 ··· 49 →
i	0	1	0	0	0	0	1095	CL, BL-CD, BD CA617 7:-7-9
	0	1	0	0	0	0	1D96	l 34371
⇒	0	0	0	0	0	0	_	RD: UP RP: {のけ 83: 最後のパーデー
	0	0	D	0	0	0	_	50. AX BEV 77 (-1-7

(B) STM有効データ出力

	ΟV	EN	CL	BL	CD	BD	DT	
	0	0	0	0	0	0	1D94	⇔ 94 →
	0	į	0	0	D	0	1D95	EN≢1. CL. BL-CD. BD FOCL. BL. CD. BD994
₽	0	1	a	0	0	0	1096	RP;更新 94;有数分出力
	0	0	0	0	0	0		FN=0 71/
	0	0	0	0	0	0	-	

【図10】

本発射の実施の形態(I-1)のデータパッファの船舶情報(その8)

(7) STMデータ出力

	οv	EN	CL	BL,	CD	BD	DΤ	
	O	0	0	Q	0	0	1002	<u>;</u> [12] →
	0	1	0	0	0	0	1003	ě-
	U	1	0	0	0	0	1004	EN-1, LS=DM A6 有效STMF→ 出力
⇒	0	0	0	0	0	0	-	LS. DM 707 BN=0 991
	0	0	0	U	υ	U	-	RP;更新

(8) STMデータ山力

	QV.	EN	CL	BL	CD	BD	DT	
	D	0	0	0	0	0	1D02	•
	0	0	0	0	0	0	[009	; [03] →
	0	L	0	0	0	0	ID04	ě.
•	0	0	0	U	,O	U	_	BN=1、LS=IM 66 有效STMF-1 出力
	0	U	0	0	0	. 0	_	TH XXX TH X X X X X X X X X X X X X X X X X X

	l		<u> </u>			<u> </u>	<u> </u>	節: 重新
					•			10 7 50111
(9) STMF-	- 夕出人	lj.						
	ov	EN	CL	BL	CD	BD	DT	
	Ü	0	0	0	0	0	ID02	
	0	Ð	0	0	0	0	(DO3	
	0	0	0	0	0	0	IDO4	[04] →
⇔	0	0	0	0	0	D	-	Ġ
	0	0	0	υ	U	O	-	有效的第一人出力
								「EN=0 タリヤ (iP; 更新

(13)

【図9】

本発明の実施の形態(1-1)のデータバッファの制御情報(その5)

(4) ATMデータ到滑(アンダフロー解除)

	ov	EN	СL	BL	CD	BD	DT
01	0	0	0	2	0	2	tDO1
BM=0, L <d his<="" td=""><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>_</td></d>	0	0	0	0	0	0	_
BL; UP IDO1 o r-9						}	5
np; fort	0	0	0	0	O	0	-

(5)ATMデータ到着

	ov	EN	CL	BL	CD	₿D	DT	
02	0	1	0	2	0	2	1D02	ᠳ
EN=0, L=D A+ →	0	0	0	ŋ	0	0		
L; f0si EN=L tット WP; 更新	0	0	U	U	U	U	_	
ur: XXII	0	0	0	0	0	0	1	
	0	0	0	0	0	0	-	

(6) ATMデータ**到着**

	ov	EN	CL	BL	CD	BD	DT	
	0	1	0	2	0	2	ID02	=
03	0	1	0	0	0	0	1D03	
04	0	1	O	Ð	0	0	[D04	
M=0, c⇒	0	0	0	0	0	U		
だ- 出力ない6 1003、1004 青込 BN=1_セット	Ð	0	0	0	q	0	_	
即: 更新								

図11]

本界明の実施の形態(1-1)のデータバッファの希詢情報(その7)

(LO)ATMデータ到着


IN=1%	OΥ	EN	CL	BL	CD	BD	DT	
ÎDOS, Ű7 (廃棄 OV=1 にも) WP; 更新	Ü	L	0	0	0	0	1D04	
nr; star	0	1	0	0	0	0	1005	
06	1	1	0	0	0	0	1000	<u>-</u>
07 ₹	1	1	0	0	0	0	1001	
	0	1	0	G	0	0	1D02	
	U	1	0	0	0	0	1003	

(11) STMデータ出力

	r	,		, .			_	1
	ov	EN	CL	81.	CD	BD	DΤ	
	0	1	0	0	O	Ð	(D04	
	0	1	0	O	0	0	(DUS	
	0	1	0	0	0	0	-	∞ →
	1	1	0	0	0	0	[D01	¢n
=>	0	3	a.	0	0.	0	tD02	EN=1. LS=DM 65 有效STMF-9 出力
	0	1	0	0	0	0	[D03	N-0 が RP: 更新
							•	nr: year

【図12】

本発明の実施の形態(1-2)を説明する図



【図13】

木発明の実施の形態(1-2)の管理テーブルとチェーンメモリの構成を説明する図

	_	_	_
_	н	1	a

ADD	START	BND	EN	KP	C-IJS	C-DMY	B-DMY
CH-O							
CH-1							
CH-2							
:					1		
CH−n							

620 NBXT ADD C-LOS 0 1 2 m

START;チェーン先頭アドレス

END;チェーン最終アドレス

NEXT; 次アドレス

EN, C-LOS, C-DMY, B-DMYは図4に同じ

【図14】

【図15】

本発明の実施の形態(1-2)の管理テーブル/チェーンメモリの制御情報 (その1)

(1) スタート

1) ス:	1) 39-1										
ST	ED	EN	RP	CL	CD	BD					
0	Ü	. Ų	Ü	U	0	0					

	620							
Ì	NT	CL						
			ĺ					
	0	0						
i	0	0						

ST	ED	EN	RP	CL	CD	BI
0	0	0	0	0	0	1
		EN: 1/4 80:	O (ch) Hoofi- UP	出力		

BD		NT	CL
1			
•		0	n
	1	0	0

(3) アンダフロー発生

ST	ED	EN	RP	CL	CD	BD
0	0	0	0	0	0	4 8

NT	CL	
,		
0	0	
		l
0	0	

(4) アンダフロー発生

ST ED EN RP CL CD BD										
0	0	0	0	0	ι	1				
	DN46 kt 16/43/03/2- CD: UP									

l	NT	CL
		0
	0	0
	1	

NT CL

0

本期明の実施の形態(1-2)の管理テーブル/チェーンメモリの制備権 (その2)

(5) ATMデータ到着 (2セルロス検出)

٠.	.,	1417	7 241	- ` ` `		VDCUA	
	ST	ΕD	EN	RP	CL	CD	BD
	6	6	1	0	2	1	1
		2t/相约 CL; 2U 青込7 ST, BD; EN=1 K	と P FVス; 8 GC 更ま たすト	ST			

NT	CŁ
0	0
Q	0

(8) セルロス分ダミーデータ出力

ST	ED	EN	RP	СГ	CD	BD
Ð	в	Į.	0	2	ı	2
Ð	L=CD # D: UP P: {o#		加力			

NT	CL
,	
0	0
0	0

(7) セルロス分ダミーデータ出力

	5 T	ΕD	EN	RP	CL	CD	BD			
	G	6	l	0	2	2	0			
CL=CD \$75;-7-9tht/j BD: UP RP; +0\$\$										

NT	СГ
	1
0	0
	[
0	0

(8) STMデータ山力

	ST	ED	EN	RΡ	C L	CD	BD				
	B B		1 1		0	0	0				
ļ				ļ . '	.,						
	GL BL=0 € 9byl RP: IP(0~48)										

NT	СL				
	}				
0	0				
	•				
0	U				

【図16】

本制列の実施の形態(1-2)の管理テーブル/チェーンメモリの制御情報 (その3)

(9) STMデータ出力

ST	ED	БИ	RР	CL	CD	BD		NT	CL
6	6	1	4.6	υ	U	U			}
8	0	0							
								0	0

(10) STMデータ出力

ST	ED	EN	RP	CL	CD	BD		NT	CL
G	6	O.	0	0	0	0			}
S	0	0							
	0	0							

(11) (8) の状態でATMデータ到着 (5セル損失)


ST	ΕD	EN	RP	CL	CD	BD		NT	CL
6	8	l	1	0	0	0			
``	8	5							
書込 7 1/2= R · · · · · · · · · · · · · · · · · ·									
5 7	0	0							

(12) STMデータ出力

_										
	T	ED	EN	RP	CL	CD	ВD		NT	CL
I	6	R	1	4 6	0	0	0			
ADD:6								8	5	
									0	0
									0	0


【図18】

木発引の実施の形態(2)を設明する図




【図19】

本発明の実施の形態(2)のデータバッファの構成を説明する図




【図20】

従来例を説明する図(その1)



【図21】

従来例を説明する図(その2)



フロントページの続き

(72) 発明者 小野 英明

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

(72) 発明者 櫻井 宏哉

宮城県仙台市青葉区一番町1丁目2番25号 富士通東北ディジタル・テクノロジ株式 会社内